イベント
RISC-V Days Tokyo 2022 Autumn〔リアル+オンライン開催〕【終了】
イーソルトリニティは、RISC-V Days Tokyo 2022 Autum〔会期:11月16日(水)~11月18日(金)〕において、プレゼンテーションとパビリオンブースにて展示・デモ実演を行います。本イベントは、パシフィコ横浜で開催されるEdgeTech+ 2022との同時開催で、リアル+オンラインのハイブリッド開催です。
RISC-V Days Tokyo 2022 Autumnは、日本最大のRISC-Vのリアル+オンライン・イベントです。1日目の11/16(水)と、2日目の11/17(木)は、プレゼンテーションをパシフィコ横浜(EdgeTech+ 2022 同時開催)にて開催し、プレゼンテーションの様子をライブ中継いたします。3日目の11/18(金)は、オンラインのライブ・プレゼンテーションを実施します。また3日間にわたって「RISC-Vパビリオン」をパシフィコ横浜(EdgeTech+ 2022 総合展内)にて開催します。またオンライン形式の「オンラインRISC-Vパビリオン」を実施いたします。RISC-V Days Tokyoは、RISC-V 関連の優れた技術や製品、そしてキーパーソンや技術者を一堂に集め、製品認知度の向上、企業間連携の実現、技術交流、情報収集などのビジネスチャンスを提供することを目的としています。
■RIS-Vパビリオン 展示
展示スペースでは、「ImperasDVを活用したRISC-Vプロセッサハードウェア設計検証環境」と題してデモを行います。RISC-Vシミュレーション・ソリューションのリーダーであるImperas社のRISC-V対応高速・高精度命令セットシミュレータを紹介します。
ImperasDVは、新たなオープンスタンダード”RVVI”を利用した最新のRISC-Vプロセッサ向けRTL検証環境です。このImperasDV製品は、Imperas社が開発した高品質・高精度なCPUモデルをゴールデンとして定義し、RTLシミュレータとの結果比較を命令ステップ毎に行い、RTL設計の正しさを自動で検証します。
■RISC-V Days Tokyo プレゼンテーション
RISC-V Days Tokyo内では、以下のタイトルでプレゼンテーションを行います。
『先進のRISC-Vプロセッサ検証手法』
■EdgeTech+ 2022 プレゼンテーション
EdgeTech+ 2022 総合展内では、以下のタイトルでプレゼンテーションを行います。
『Imperas社の仮想プロトタイプ活用による、RISC-Vソフトウェアの開発効率化』
講演情報の詳細はこちら
展示スペースでは、「ImperasDVを活用したRISC-Vプロセッサハードウェア設計検証環境」と題してデモを行います。RISC-Vシミュレーション・ソリューションのリーダーであるImperas社のRISC-V対応高速・高精度命令セットシミュレータを紹介します。
ImperasDVは、新たなオープンスタンダード”RVVI”を利用した最新のRISC-Vプロセッサ向けRTL検証環境です。このImperasDV製品は、Imperas社が開発した高品質・高精度なCPUモデルをゴールデンとして定義し、RTLシミュレータとの結果比較を命令ステップ毎に行い、RTL設計の正しさを自動で検証します。
RISC-V Days Tokyo内では、以下のタイトルでプレゼンテーションを行います。
『先進のRISC-Vプロセッサ検証手法』
EdgeTech+ 2022 総合展内では、以下のタイトルでプレゼンテーションを行います。
『Imperas社の仮想プロトタイプ活用による、RISC-Vソフトウェアの開発効率化』
RISC-V Days Tokyo 2022 Autumn / EdgeTech+ 2022 概要
会期 | 11月16日(水)~11月18日(金) 10:00 – 17:00 (17日(木) のみ18:00まで) |
会場 | ・RISC-Vパビリオンブース: パシフィコ横浜 展示ホール アネックスホール ・プレゼンテーション: パシフィコ横浜 ノース3階 G313会議室 |
参加お申し込み | お申込み方法の詳細は、各イベント公式サイトをご確認ください。 ・EdgeTech+ 2022 ・RISC-V Days Tokyo 2022 Autumn |
プレゼンテーション
先進のRISC-Vプロセッサ検証手法 | |
日時 | 2022年11月17日(木) 14:00~14:50 |
会場 | パシフィコ横浜 ノース3階 G313会議室 |
参加申し込み | お申込み方法の詳細は、イベント公式サイトをご確認ください。 RISC-V Days Tokyo 2022 Autumn |
セッション概要 |
本講演では、アウトオブオーダー・パイプライン、ハードウェア・マルチスレッディング、マルチハート、カスタム拡張機能、アドバンスド特権モード、ベクター・アクセラレータなどの機能を持つプロセッサ設計のためのRISC-V検証技術の概要を説明します。 また、機能カバレッジ、検証用IP(VIP)、非同期イベント用テストベンチなど、先進のRISC-Vデザイン・イノベーションを採用した顧客プロジェクトの事例を交えて紹介します。 |
登壇者 | 田中 周三 (イーソルトリニティ 取締役 兼 技術部長) |
Imperas社の仮想プロトタイプ活用による、RISC-Vソフトウェアの開発効率化 | |
日時 | 2022年11月16日(水) 14:00~14:30 |
会場 | ステージA(パシフィコ横浜 展示ホールC) |
参加申し込み | 事前の聴講者登録はございません。EdgeTech+ 2022のお申込み方法の詳細は、イベント公式サイトをご確認ください。 EdgeTech+ 2022 |
セッション概要 |
RISC-Vの柔軟な仕様により、ハードが出来上がる前にソフト開発を行う必要性が高まっています。本講演では、命令追加による性能分析を含め、RISC-V向けソフト開発における仮想PFの活用について紹介します。 |
登壇者 | 田中 周三 (イーソルトリニティ 取締役 兼 技術部長) |